PATENT ABSTRACTS OF JAPAN



(11)Publication number:

2003-115231

(43) Date of publication of application: 18.04.2003

(51)Int.CI.

H01H 9/54

H01H 9/38 H01H 9/42

(21)Application number: 2002-236560

(71)Applicant: TYCO ELECTRONICS CORP

(22) Date of filing:

14.08.2002

(72)Inventor: BRYAN LYLE S

PATTERSON JEREMY C

FRY CHARLES D

HERRMANN HENRY OTTO JR

(30)Priority

Priority number : 2001 312267

Priority date: 14.08.2001

Priority country: US

2002 127869

22.04.2002


US

(54) ARC DISCHARGE PREVENTING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To completely prevent occurrence of arc discharge shortening the lifetime of a contact and prevent damage to the contact by a means that can be mounted in a general connector.

SOLUTION: A long contact and a short contact are mounted in an electric connector so as to be connected between a power supply source and a load through the same electric line, and arc discharge occurring when the electrical connector is disconnected is prevented. When the short contact forms a small—resistance path between the power supply source and the load and the connector is connected, current is supplied through the path to the load. An electrical part such as an FET or a resistor having a positive temperature coefficient is connected to the long contact, and arc discharge of the short contact is prevented by making sufficient current flow into the electrical part when the short contact is disconnected. When the long contact is then disconnected, the electrical energy of the long contact is adjusted to be lower than a threshold value of the arc discharge.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

- [Date of registration]
- [Number of appeal against examiner's decision of rejection]
- [Date of requesting appeal against examiner's decision of rejection]
- Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-115231 (P2003-115231A)

(43)公開日 平成15年4月18日(2003.4.18)

(51) Int.Cl. ⁷		識別記号	FI		5	7]ト*(参考)
H01H	9/54		H01H	9/54	Α	5 G 0 2 7
	9/38			9/38		5G034
	9/42			9/42		

審査請求 未請求 請求項の数3 OL (全 10 頁)

(21)出願番号	特願2002-236560(P2002-236560)	(71)出願人	399132320
			タイコ・エレクトロニクス・コーポレイシ
(22)出顯日	平成14年8月14日(2002.8.14)		ョン
	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		
			Tyco Electronics Co
(31)優先権主張番号	60/312, 267		rporation
(32)優先日	平成13年8月14日(2001.8.14)		アメリカ合衆国17057-3163 ペンシルベ
(33)優先権主張国	米国 (US)		ニア州 ミドルタウン、フリング・ミル・
(31)優先権主張番号	10/127, 869		ロード2901番
(32)優先日	平成14年4月22日(2002.4.22)	(74)代理人	100073184
(33)優先権主張国	米国(US)		弁理士 柳田 征史 (外1名)


最終頁に続く

(54) 【発明の名称】 アーク放電防止回路

(57)【要約】

【課題】一般的なコネクタに収容できる手段によって、 接触子の寿命を短くするアーク放電の発生を完全に抑 え、接触子の損傷を防止する。

【解決手段】一つの長接触子と一つの短接触子を電気コネクタに組込み、両方の触子を同じ電線路を介して電源と負荷との間に接続し、電気コネクタが切り離されるときに発生するアーク放電を防止する。短接触子が電源と負荷との間に抵抗の小さい経路を形成し、コネクタが接続されているときは、その経路によって負荷に電流を供給する。FET、または正温度係数抵抗のような電子部品を長接触子に接続し、短接触子が切り離されるとき、電子部品に十分な電流を流して短接触子のアーク放電を防止する。また、長接触子が次に切り離されるときには、長接触子の電気エネルギーがアーク放電のしきい値を下回るようにする。



【特許請求の範囲】

1

【請求項1】 電源に接続される第一電気コネクタと、 負荷に接続される第二電気コネクタと、該第二電気コネ クタに接続される電子部品とを有して成る電気コネクタ 組立体であって、前記第二電気コネクタが短接触子と長 接触子とを有し、該短接触子と該長接触子が同じ電線路 を介して前記電源に接続可能であり、前記短接触子と前 記長接触子が共に前記第一電気コネクタに接続されてい るとき、該短接触子によって前記電源と前記負荷との間 により抵抗の小さい経路を形成し、前記第一電気コネク タと前記第二電気コネクタが切り離されるとき、前記短 接触子が前記長接触子より先に該第一電気コネクタから 切り離すことができ、前記短接触子が切り離され該短接 触子にアーク放電が発生する前に、前記電子部品がオン になって電流を流し、前記長接触子が前記第一電気コネ クタに接続されている間、前記電子部品を流れる電流が 減少し続け、前記長接触子が前記第一電気コネクタから 切り離されるとき、該長接触子を流れる電気エネルギー がアーク放電のしきい値を下回ることを特徴とする電気 コネクタ組立体。

【請求項2】 一つの電線路を介して電源に接続されるように一つの長接触子と一つの短接触子を一つの電気コネクタに配置し、接続されている前記電気コネクタが切り離されるとき、前記短接触子が前記長接触子より先に切り離されるようにし、一つの電子部品を前記長接触子と電気負荷との間に接続し、前記短接触子が完全に切り離される前に前記電子部品を作動させ、前記電源と前記電気負荷との間の電流がすべて前記長接触子を介して流れるようにし、前記電子部品を流れる電流がアーク放電のしきい値レベルを下回った後に前記長接触子を切り離のしきい値レベルを下回った後に前記長接触子を切り離するステップを有して成る互いに結合し合う電気コネクタの接触子間のアーク放電を防止する方法。

【請求項3】 電源と負荷との間に同じ電線路を介して接続される一つの短接触子と一つの長接触子、および該長接触子に直列に接続される一つの電子部品を有して成るアーク放電防止回路であって、前記短接触子が切り離されるとき、前記電子部品に十分な電流を流し該短接触子のアーク放電を防止し、前記長接触子によってのみ電源が負荷に接続されている間、前記電子部品が減少途上にある電流を流し続け、前記長接触子が切り離される前に、該長接触子を流れる電気エネルギーがアーク放電開始のしきい値を下回る特徴を有する電気コネクタ切離し時のアーク放電防止回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電源コネクタ等のアーク放電を完全に防止する回路および方法に関するものであり、特に自動車、コンピュータ、家庭電化製品等に使用される一般的に小形のコネクタ、電気スイッチ、リレー等の接触子に発生するアーク放電を完全に防止する 50

回路および方法を提供するものである。

[0002]

【従来の技術】相当量の電力を伝達している一対の接触子を切り離すとアーク放電が発生する。アーク放電によって一対の接触子が被る損傷の程度は、接触子の物理的構造、負荷電流、供給電圧、切離し速度、負荷特性(抵抗性、容量性、または誘導性)、およびその他の要因に左右される。

【0003】将来の自動車システムには、負荷電流を減 らして配線の電力損失を少なくするため、42ボルトが 使用される予定である。電圧が42ボルトに上昇する と、12ボルト用に設計されている現在のコネクタは、 アーク放電による損傷を相当被ることになる。致命的な コネクタの故障に伴って起り得る障害を防止するため、 自動車製造業界は数回にわたり活線挿抜可能なコネクタ を新しく設計するよう要求している。具体的な要求内容 はまだ決定されていないが、現在のところ活線挿抜の回 数は20回が最低と考えられている。アーク放電を素早 く止める多くの方法が電源関係の専門家の間で知られて 20 いる。また、コネクタおよび接触子のアーク損傷をでき るだけ少なくする多くの方法がリレー業界で知られてい る。これ等の方法は、例えば James D. Cobine著の「Ga seous Conductors」やKenneth E. Pitney著の「Ney Con tact Manual」等の文献から見つけ出すことができる。

[0004]

【発明が解決しようとする課題】しかし、前述の方法のほとんどは、自動車、コンピュータ、家庭電化製品等に使用される一般的に小形のコネクタにはあまり役に立たない。どの方法もアーク放電を完全に防止しない。事実、前記のような製品に使用される小形電源コネクタの一対の電流遮断用接触子を定格電流時に遮断しても、多くの場合、完全に破壊されるか、またはゆっくりと破壊されて行く。既存のコネクタは、切り離される度にアーク放電が発生するので寿命に限りがある。

【0005】本発明の目的は、接触子の寿命を短くするアーク放電の発生を完全に抑え、接触子の損傷を防止することである。また、一般的なコネクタに収容できる手段によって、アーク放電の発生を防止することも目的としている。本発明を思い着くきっかけとなった目的は、42ボルトの自動車用コネクタであるが、用途がそれに限定されるものではない。本発明はすべての電源コネクタに有用である。さらに、本回路は簡単に電気スイッチやリレーに応用することができる。

[0006]

【課題を解決するための手段】本発明の電気コネクタ組立体は、電源に接続される第一電気コネクタと負荷に接続される第二電気コネクタとを備える電気コネクタ組立体において、前記第二電気コネクタが一つの短接触子と一つ長接触子を有し、前記短接触子と前記長接触子が同じ電線路を介して電源に接続され、前記短接触子と前記

長接触子が共に前記第一電気コネクタに接続されているとき、該短接触子によって前記電源と前記負荷との間により抵抗の小さな経路が形成され、前記第一電気コネクタを前記第二電気コネクタが切り離されるとき、前記短接触子が前記長接触子が切り離され且つ該短接触子にアーク放電が発生する前に、前記長接触子に接続される一つの電子部品がオンになり該電子部品に電流を流し、前記長接触子が前記第一電気コネクタに接続されている間、前記電子部品を流れる電流が減少して行き、該長接触子が該第一電気コネクタから切り離されるとき、該長接触子が伝達する電気エネルギーがアーク放電のしきい値を下回ることを特徴とするものである。

【0007】これにより、アーク放電の発生を完全に抑えることができ、接触子の損傷を防止することができる。

[0008]

【発明の効果】第一の効果は、アーク放電が制限されるのではなく、完全に防止されることである。前記の効果により、接触子の損傷が極力抑えられるのではなく完全 20に防止される。第二の効果は、本発明を一般的な電気コネクタに組込むことにより、真に安全な回路遮断用コネクタを実現することができる。また、本発明はスイッチやリレーにも組み込むことができる。

[0009]

【発明の実施の形態】以下本発明について、実施例を用いて詳細に説明する。

【0010】(アーク放電の開始)本発明のアーク放電防止方法の説明を理解するためには、アーク放電が発生する二つの接触子間の基本的な物理法則を少し理解する 30必要がある。アーク放電が開始するには、幾つかの条件が満たされなければならない。アーク放電が開始するためには、両電極間にイオン化気体経路が存在する必要がある。標準的な温度および気圧の下で両電極間にイオン化気体経路が形成されるには、300ボルトを越える電圧が必要である。また、真のアーク放電が持続するためには、少なくとも100ミリアンペアの電流がイオン化気体経路を流れる必要がある。

【0011】隔たり合う二つの電極間において、アーク放電が開始するには高い電圧が必要である。このため3 40 00ボルトのしきい値に達しない電圧ではアーク放電がまったく発生しないように思える。このことは、標準的な温度および気圧の下で電圧を空中に加えたとき、既に切り離されている二つの接触子間については当てはまるが、電流が流れている二つの接触子を切り離すときには当てはまらない。電流が流れている二つの接触子を切り離すと、最後に切り離される接触子の微細な部分が過熱し、一部の金属イオンを両接触子の間隙に放出する。このような"種イオン"によって導電経路が確立されることにより、アーク放電が発生する可能性がある。このよ 50

うな理由から、電圧が300ボルト未満であっても、三つの接触子が切離されるときにアーク放電が発生し、接触子が接続されるときには発生しないのである。実際には、金属イオンの放出開始から真のアーク放電が確立するまでの間に、幾つかの短いステップが介在する。これ等のステップはエネルギーが小さく、一般的な電源接触子にとって大きな問題にはならない。

【0012】真のアーク放電は非常に高温度(アーク・チャネルが数万度に達する)になり、接触子に損傷を与える。真のアーク放電が形成されるためには、二つの電極間の電位差が9ボルトを越える必要がある。二つの接触子が切り離された直後のほんの僅かな時間まで、前記二つの接触子間の電位差が9ボルトのアーク放電開始レベルに達しないようにすれば、即ち前記の微細導電路が形成されないようにすればアーク放電は発生しない。本発明が利用しているのはこの原理である。

【0013】(回路)本発明の基本的な動作は、コネクタが切り離されるとき、まずFETが第一電源接触子対 (一般的には陽極の電源供給線)を分路して、該第一電源接触子対を切り離すための接続を与えることである。次に、切離し途上にある前記第一電源接触子対間にアーク放電電位が発生する前に前記FETが適切にオンになる必要がある。前記のアーク放電電位は10ボルト未満である。三番目に、第二接触子対(一般的には、接地線または帰路)が切り離される前に、前記FETをオフにして、負荷電流をゼロにする必要がある。図1の回路図を使用して、本発明で前記の動作がどのように行われるか説明する。

【0014】図1では、一般的な電源V1、負荷R1およびL1を含む一定の配線と素子が、コネクタを含む標準42ボルトの電気系統に接続されている。このままで前記の第一電源接触子対が開放されると、アーク放電が発生して相当な損傷を被る。前記負荷は4オームの抵抗と15ミリヘンリーのインダクタとで構成されている。前記抵抗は10アンペアを少し越える負荷に相当している。また、前記インダクタは、自動車の配線に必然的に伴うと考えられているインダクタンスに相当している。図1に示す前記以外の一定の部品は、SPICEソフトウェアが回路の様々な部分の制御および測定を行うためのものである。例えば、電位差計駆動用電源であるV2、V3およびV4、抵抗に取り付けられている電流測定用プローブ、様々な電圧測定ポイントなどである。

【0015】前記の電位差計は、本シミュレーションにおいて、切り離される接触子に相当している。ここで留意すべき点は、前記接触子には長さが異なるものがあるということである。一方が他方より短く、先に切り離される。前記接触子の長さの差は約0.05インチであるが、本発明では正確な寸法は重要ではない。スイッチの代わりに電位差計を使用した理由は、一時的なシミュレーションの期間中、SPICEソフトウェアをより安定的に

動作させるためである。一般に、SPICEソフトウェアはスイッチを急に開放するなどの不連続な点があると、問題を解決するための手法を解明することができない。前記電位差計の定格は100Kで、1ナノ秒間に0~100キロオームまで変化し、切り離される接触子の代わりとして機能する。

【0016】その他の配線および素子は、負荷に相当量

のインダクタンスが含まれている場合にのみ本発明に必 要なものである。ショットキー・ダイオードが、前記イ ンダクタンスによって誘発される過電圧および発振を素 早くクランプする。本実施例で使用したのは、定格10 OV、20AのMBR20100ショットキー・ダイオード であるが、該ダイオードが本発明に不可欠な素子ではな い。SPICEライブラリの中で利用可能なもののうち、適 切な能力を有していた素子に過ぎない。前記のようなダ イオードは、誘導性の高い負荷に対して不可欠な素子と して組み込まれていることが多い。そのような場合に は、前記ダイオードは不要である。0.1オームの抵抗 R5が、シミュレーション期間中、前記ダイオードに流れ る電流のモニタ点であると同時に配線抵抗を示してい る。前記抵抗は本回路に是非とも必要な部品ではない。 【0017】前記以外の配線および部品が本発明の要素 を構成している。まず、FET接触子と書かれている素子X 4がある。前記素子X4は別の電位差計で、コネクタに追 加された接触子を示している。前記追加接触子は切離し 途上にある電源接触子素子X2の左側(電源側)接触子が 対となる負荷側の接触子から切り離された後も引き続き 該素子X2の電源側接触子に接続されている。前記FET接 触子X4は、前記電源接触子X2が切り離された後も引き続 き閉じている必要があるため、該電源接触子X2より長 くなければならない。接地、または帰路接触子X3は、コ ネクタ切離しの初期の段階で、前記電源接触子X2のみ切 り離されるようにするため、前記FET接触子X4とほぼ同

【0018】次に、0.1オームの抵抗R3が、シミュレーションの期間中、前記FETに流れる電流のモニタ点であると同時に、ここでも配線抵抗を示している。前記抵抗R3は本回路に是非とも必要な部品ではない。定格100ボルト、10アンペア、抵抗値0.055オームのIRF150nチャネルMOS FET(金属酸化膜半導体電解効果 40トランジスタ)が、前記接触子X4を介して、電源接触子X2の電源側接触子と負荷側接触子との間に接続されている。前記の特定のFETは本発明に不可欠な素子ではない。SPICEライブラリの中で利用可能なもののうち、適切な能力を有していた素子に過ぎない。本発明に使用する部品の素子は、コネクタの使用目的に合致する電圧および電流定格を有している必要がある。

じ長さにする必要がある。

【0019】25キロオームの抵抗R2と0.001マイクロファラッドのコンデンサC1が前記FETのゲート電圧を供給する。前記コンデンサC1は前記抵抗R2を介して、

初めに負荷電圧と同じ電圧に充電される。前記接触子X2が開放されると、前記FETのドレイン電圧が接地電圧に向けて低下する。前記コンデンサC1の充電電圧により、前記FETをオンにするゲート電圧が供給され、切離し途上にある前記X2の二つの接触子が該FETによって短絡される。前記コンデンサC1は、負荷電圧がゼロに向けて低下するにつれ、前記抵抗R2を介して放電される。本回路に使用した部品の数値および代表的な条件が表1にまとめてある。

【0020】(コネクタ切離し時の動作)コネクタが接続されているときは休止状態が確立している。前記の状況下では、すべての接触子が閉じており、電源電圧がそのまま負荷の両端にかかっている。前記コンデンサC1および前記FETの端子間も電源電圧と同じ電圧になっている。前記の状況下では前記FETがオフになっており、前記電源接触子対X2が前記FETを分路して負荷電流を供給している。

【0021】前記電源接触子対X2が切り離されると、負 荷電圧と前記FETのソース端子電圧がゼロに向け低下し 20 始めるが、ドレイン(接触子X4を介して依然として電源 に接続されている)およびゲート(C1に接続されてい る) 電圧は依然として電源電圧と同じである。このと き、前記FET内部の逆電流保護ダイオードおよび前記シ ョットキー・ダイオードが、負荷インダクタンスによっ て誘発されるサージ電圧があればすべてクランプする。 【0022】前記FETのソース電圧は、ゲート・ソース 間の電圧が該FETをオンにするレベルに達するまで急激 に低下する。本実施例では、切り離された前記電源供給 接触子対X2両端の電圧が約8ボルトのときに、前記FET がオンになっている(図2参照)。前記の電圧はアーク 放電が開始するしきい値電圧より低いのでアーク放電は 発生しない。前記のFETが引き継いで減少途上にある電 流を負荷に供給する。

【0023】図3は前記FETのゲート電圧が低下して行き、約300マイクロ秒 (μ s) で該FETがオフになる様子を表している。 300μ s の時間遅延は前記R2と前記C1の時定数から得られる遅延より遥かに大きい。この理由は、負荷電圧がゆっくり低下して行くので前記C1が前記R2によって該負荷電圧に引っ張られ、直ぐに接地電位にならないからである。本回路は効果的に回路自身の時定数を大きくしている。このように前記FETがゆっくりとオフになることと、該FET内部のダイオードおよび前記ショットキー・ダイオードの働きとが相俟って、図3に示すように誘導性の負荷であっても滑らかに負荷電圧が降下する。

【0024】負荷電流が約100ミリアンペアより少なくなれば、アーク放電の発生を気にすることなく、前記FET接触子X4および前記接地接触子X3を切り離すことができる。1秒間に1メートルという非常に早い速度で切り 離しても、前記300 μ sの遅延により、前記長接触子

と前記短接触子の長さの差を0.012インチにするだけで済む。前記の長さの差は一般的にスタッガードコネクタが採用している差より小さい。前記の長さの差を更に大きくしても、 300μ s後に電流がまったく流れない休止状態に入るので問題はない。

【0025】前記のコネクタ切離しプロセス全体にわたり、すべての接触子間の電圧および接触子に流れる電流は、接触子切離し時、既知のアーク放電開始しきい値である9ボルトおよび0.1アンペア未満に保持される。従って、アーク放電は発生しない。また、本実施例では、前記FETが短期間活性化されその間に消費される全エネルギは60ミリジュール未満である。前記のエネルギーは2mmx10mmx10mmの銅片の温度を0.1度上昇させるのにも満たない量である。従って、本回路はアーク放電の発生を防止するだけでなく、簡単にコネクタに実装することができる。

【0026】(コネクタ接続時)重要なコネクタ切離し動作中における本発明の動作を理解した上で、コネクタ接続時における障害の有無を確認する必要がある。コネクタ接続時は前記長接触子X3およびX4が先に接続される。前記接地接触子X3両端の電位は接続されているユニット間の静電放電を除きゼロである。前記FET接触子X4を流れる電流は、オフになっている前記FETの漏れ電流のみである。前記の状況下では、前記アーク放電防止回路素子が損傷を受ける可能性はまったくない。

【0027】前記電源接触子X2が閉じると、電力が負荷とアーク放電防止回路に供給される。前記FETのゲート電圧は前記R2および前記C1によって電源電圧より遅れて立ち上がるので、該FETはオフのままである。前記FETが仮にオンになったとしても、前記電源接触子X2によっ30て分路されるので、大きな電流が流れることはない。1ミリ秒未満の後に、前記コンデンサC1が充電されるが、前記FETのゲート端子電圧はソース端子電圧と同じか、または僅かに低く保持され、該FETがオフ状態のまま、アーク放電防止回路は休止状態に入る。前記の休止状態はコネクタが切り離されるまで持続する。

【0028】(その他の条件)コネクタの切離し動作期間中のごく短い期間、前記FETが電力を僅かに消費するのみであり、また接続動作期間中は殆ど消費しないので、前記アーク放電防止回路が危険な状況に陥ることは40まったくない。前記回路はコネクタ切離し動作期間中のごく短い間だけ動作するのみで、それ以外は基本的にオフになっている。非常に早い速度とゆっくりとした速度での接続・切離し操作、および部分的に接続された時点で停止させるシミュレーションを実施したが、前記回路に有害な影響は見られなかった。起こり得る可能性がある障害に関し更に調査するため、前記FET接触子X4と前記接地接触子X3の相対長を様々に変えて見たが、予想通りシミュレーションにおいて悪影響はまったく見られなかった。従って、本発明では前記FET接触子X4と前記接50

地接触子X3の長さが同じであっても違っていてもよい。 負荷電流が約100ミリアンペアに減少するまで、前記 接触子のうちの短い方の接触子が切り離されなければよ い。しかし、接地接触子が先に接続され、後から切り離 されるように設計するのがこれまでの慣例である。即ち 一般的に接地接触子の方が長い。

【0029】 (パッケージ化の考察) 半導体素子は瞬間的なピーク電流と電圧さえ処理してやればよい。消費電力は微々たる量である。前記アーク放電防止回路は、コンデンサを除いて、高性能の電力素子が既にパッケージ化されているように、簡単に一つのパッケージに収めることができる。ICおよびエレクトロニクス業界で良く知られている変更を前記回路に加えることにより、コンデンサの値を小さくすることができるので、本発明では、該回路変更は重要な問題ではない。コンデンサの値を十分小さくすれば、デバイスICに集積することができる。そうしなくても、コンデンサはそのままでも小さな部品である。従って、小さな能動デバイスICと一緒に一般的な電源コネクタに簡単に実装することができる。

【0030】(アーク放電防止回路の別の適用分野)本実施例で説明したように、例えば自動車用42ボルトのコネクタのような電源コネクタに本発明を適用してきた。しかし、本発明は前記の適用分野に限定されるものではない。別の用途の電源コネクタにもそのまま使用することができ、且つ有益であることは明白である。また、本発明の実施例では、特定の電流および極性を有する42ボルトの直流電源に関して説明したが、別の電圧、電流、または逆の極性を有する電源用に簡単に変更できることは明白である。さらに、機能を向上することによって交流回路に対し本実施例で説明したのと同じ保護を与えることもできる。

【0031】本実施例で説明したアーク放電防止方法をリレー、スイッチ、および電流が流れている回路を遮断する必要があるすべての装置に適用することができる。その証拠に、リレーおよびスイッチには電子回路のみ追加するだけで済む。何故なら、接続される接触子の片側二つの接触子が物理的に同じ位置に静止しているので、別の接触子を追加する必要がないからである。接続される二つの接触子が物理的に互いに移動する場合のみ、前記FET接触子のような長い接触子を追加する必要がある。

【0032】図4は別の実施例で導入した、メーク・ファースト・ブレーク・ラースト接触子に、温度依存抵抗R(T)を取付けたものである。正規の接触子が切り離されると、電流が前記メーク・ファースト・ブレーク・ラースト接触子に流れる。この時点ではR(T)の抵抗値は小さい。前記の電流によって前記の抵抗が温められると抵抗値が大きくなり該電流が減少する。前記のメーク・ファースト・ブレーク・ラースト接触子も切り離されるときは、前記の抵抗値は十分大きくなっており、アーク

放電が抑圧される。前記の接触子が接続されるとき、短期間(即ち、抵抗が温まるまでの期間)アーク放電が発生する。電流負荷によっては、前記抵抗の代わりにPolyswitchという登録商標名の素子を使用することもできる。

【0033】図5は更に別の実施例である。一本の短いセンサ・ピン(先に切り離される)が電気回路に接続されている。前記センサ・ピンが切り離されると、前記電気回路によってコネクタ内部の複数の負荷ピンに供給されている電力が遮断される。前記の短いセンサ・ピンが 10切り離されることにより、前記の回路がリレーを開放して負荷/コネクタへの電力の供給を断つのでコネクタ内 *

*部でアーク放電は発生しない。前記の短いセンサ・ピンが誤って閉じられるのを防止するため、2秒のプログラム可能な「電源オン」遅延時間が設けてある。しかし、実験の結果から判断すると、時間遅延回路は必要ないと思われる。前記回路は単独で多数の負荷ピンとセンサ・ピンを動作させることができる。図5の方法には、実現可能で経済的な方法である、回路の応答性に優れコネクタ内部でアーク放電がまったく発生しない、既存の部品が利用できる、全自動且つプログラム可能である、既存設計のコネクタが利用できる等の利点がある。

10

[0034]

【表1】

表 1

スタッガード接触子の時間差測定結果						
	接触子長の差(インチ)					
切離し速度	0, 050	0. 012				
2インチ/分	1500 ms	354 ms				
(0.033インチ/秒)						
1メートル/秒	1. 270 ms	0, 300 ms				
(39.370インチ/秒)						

R2 と C1 の時定数 R2 = 25,000 オーム C1 = 0.001 マイクロファラッド 時定数 = 25.00 マイクロ秒

温度上昇

入力エネルギー = 0.06 ジュール

ヒートシンク:

厚さ = 2.00×10^{-8} m

幅 = 1.00 x 10⁻² m

長さ = 1.00×10^{-2} m 体積 = 2.00×10^{-7} m³

銅の密度 = 8,940 kg/m

質量 = 1.79 x 10⁻³ kg

銀の比熟 = 384.9 J/kg°C

温度上昇 = 入力エネルギー/(質量 kg x 比熱)

温度上昇 = 0.087 ℃

【図面の簡単な説明】

【図1】FETを含むアーク放電防止回路図


【図2】二つの電気コネクタの切離し時におけるFETの ドレーン・ソース間の電圧および電流をプロットした図

【図3】FETのゲート電圧と負荷電圧をプロットした図


【図4】本発明の別の実施例で使用した正温度係数抵抗 を取付けた短接触子と長接触子の略図

40 【図5】本発明の別の実施例による、ノーマルオープン・リレーを使用したアーク放電防止回路図


【図1】




FETを使用したアーク放電防止回路の例









フロントページの続き

アメリカ合衆国 ノースカロライナ州 27101 ウィンストン セイレム ブルッ クスタウン アヴェニュー 1233

(72)発明者 ライル スタンリー ブライアン (72)発明者 ジェレミー クリスティン パターソン アメリカ合衆国 ノースカロライナ州 27301 マクリーンズヴィル ハイコーン ロード 5141

アメリカ合衆国 ペンシルバニア州 17068 ニュー ブルームフィールド イ ー マククルアー ストリート 102 ボ ックス 670

(72)発明者 チャールズ デイヴィッド フライ (72)発明者 ヘンリー オット ハーマン ジュニア アメリカ合衆国 ペンシルバニア州 17022 エリザベスタウン ヘス ロード 705

Fターム(参考) 5G027 AA30 CA05 DA10 5G034 AA04 AA09